안녕하세요, 회로설계 멘토 삼코치 입니다:)
질문 주신 Near Memory Processing(NMP) 관련 직무는 최근 메모리 반도체 산업에서 활발하게 연구·개발되고 있는 분야이며, 특히 HBM(High Bandwidth Memory)과 연계된 응용처가 많기 때문에 SK하이닉스 내에서도 중요도가 점점 높아지고 있는 영역입니다. 실제로 SK하이닉스는 DRAM 기반의 HBM을 기반으로 다양한 차세대 컴퓨팅 아키텍처를 연구 중이며, 이 중에서 NMP는 대표적인 차세대 메모리 응용 기술로 분류됩니다.
SK하이닉스 내에서 NMP 관련 실질적인 설계를 수행하는 부서는 대체로 두 가지로 나뉩니다. 첫째는 ‘솔루션 설계’ 또는 ‘SoC 설계’ 부서입니다. 이 부서에서는 메모리 기반의 연산 모듈이나 컨트롤러 설계를 포함한 RTL 설계, 시스템 아키텍처 설계 등을 다루고 있습니다. 이들이 설계하는 시스템은 단순히 DRAM이나 NAND를 넘어서, 연산 기능이 일부 통합된 형태로 진화하고 있고, NMP 아키텍처도 이 방향의 일환입니다.
둘째는 ‘연구개발(R&D)’ 조직 내의 ‘미래기술연구소’ 또는 ‘AI솔루션 개발 조직’ 등에서 NMP의 아키텍처 및 구조적 접근을 담당합니다. 여기서는 RTL 수준의 설계보다 상위 개념인 아키텍처 구상, 시뮬레이션 모델링, 알고리즘-하드웨어 매핑 최적화 등의 역할을 수행합니다. 따라서 대학원에서 HBM2와 연계한 RTL 설계, 아키텍처 연구 경험을 쌓으신다면 이 두 조직 모두로 진출 가능성이 충분히 열려 있습니다.
PE(Product Engineering), HW, FW 등은 메모리 모듈의 특성 검증, 신뢰성 확보, 제품 테스트 및 양산 연계와 관련된 조직입니다. 설계 자체보다는 제품 완성도를 높이는 방향에 가까우므로, 질문 주신 RTL 설계와는 직접적 연관성은 낮다고 보셔도 됩니다.
또한 HBM 기반 NMP는 기본적으로 고속 인터페이스, 대역폭 효율화, 로직-메모리 간 인터랙션을 고려해야 하기 때문에, SoC 설계 중에서도 인터페이스(IP), 컨트롤러 설계 및 Co-Design 경험이 중요합니다. 이 때문에 Verilog/SystemVerilog 기반 RTL 설계뿐 아니라 SystemC, UVM 등의 검증 프레임워크나 High-Level Synthesis(HLS)에 대한 경험도 있으면 더욱 좋습니다. 예를 들어, HBM PHY + 컨트롤러 간의 인터페이스에서 발생할 수 있는 Bottleneck을 분석하고 이를 최소화하는 RTL 구조를 설계한 경험이 있다면, 면접에서 차별화된 인상을 줄 수 있습니다.
결론적으로, 대학원에서 관련 연구를 진행하시는 것은 매우 좋은 방향이며, SK하이닉스 내에서도 충분히 실무로 이어질 수 있는 진로입니다. 특히 솔루션 설계 조직을 중심으로 RTL 및 시스템 설계를 지속할 수 있으며, 연구실 선택 시에는 HBM 및 NMP 관련 실제 tape-out 경험이나 산업 협업이 있는 곳을 선택하시는 것이 실무 적합성을 키우는 데 유리합니다.
더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :)
https://linktr.ee/circuit_mentor
